Patent number:

JP9045927

Publication date:

1997-02-14

Inventor:

YAMAZAKI SHUNPEI

Applicant:

SEMICONDUCTOR ENERGY LAB CO LTD

Classification:

- international:

H01L29/786; H01L21/28; H01L21/3205

- european:

Application number:


JP19950211195 19950727

Priority number(s):

Abstract of JP9045927

PROBLEM TO BE SOLVED: To eliminate contact failures and solve the reliability problems for an active matrix liquid crystal display.


SOLUTION: The connection between the drain 110 of a thin film transistor and an ITO electrode 114, which is the pixel element, is composed of a laminated film 119 formed of a titanium film, an aluminum film and a titanium film. In this case, since the semiconductor is brought into contact with the titanium film, and the ITO with the titanium film, contact failure and the deterioration in reliability are suppressed. The low resistivity, which is the feature of the aluminum interconnection, can be also provided.




Also published as:

US6166396 (A1)

JP9045927 (A)





Data supplied from the esp@cenet database - Patent Abstracts of Japan



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平9-45927

(43)公開日 平成9年(1997)2月14日

	•						
(51) Int.CL*		織別紀号	庁内整理番号	ΡI			技術表示體所
HOIL	29/786			HOIL	29/78	612C	
	21/28	301			21/28	301R	
	21/3205				21/88	R	
						N	

審査請求 未請求 菌求項の数6 FD (全 7 頁)


(21)出顧番号	物顯平7-211195	(71)出顧人	000153878 株式会社半導体エネルギー研究所		
(22)出願日	平成7年(1995)7月27日		神奈川県原木市長谷398差地		
		(72) 発明者	· · · · - · - · · · · · · · · · · · · ·		
			神奈川県厚木市長谷398番地 株式会社学		
			導体エネルギー研究所内		
		·			


(54) 【発明の名称】 半導体装置


(57)【要約】

【目的】 アクティブマトリクス型の液晶表示鉄圏において、配線の接触不良や信頼性の問題を解決する。

【構成】 薄膜トランジスタのドレイン110と画素電極である「TO電極114との接続を119で示されるチタン膜とアルミニウム膜とチタン膜との補層膜で構成する。この場合、半導体とチタン膜、ITOとチタン膜とが接触することになるので、接触不良や信頼性の低下を抑制することができる。またアルミニウム配線の特徴である低低抗性を得ることができる。







1

【特許請求の範囲】

【語求項!】半導体と酸化物導電膜とを接続する配線を

前記配線はチタン膜とアルミニウム膜とチタン膜との荷 層構造を有し、

前記テタン頭の一方と半導体とが接触しており、

前記チタン膜の他方と酸化物導電膜とが接触しているこ とを特徴とする半導体装置。

【語求項2】画素電極を構成する酸化物導電膜と

を接続する配線と、

前記配線と同一の材料で構成される前記薄膜トランジス タを遮蔽するための遮光膜と、

前記配線と同一の材料で構成される前記画素電極の縁を 覆って形成された選光膜と

を有し、

前記配線はチタン膜とアルミニウム膜とチタン膜との精 層構造を有していることを特徴とする半導体装置。

【請求項3】画素電極を構成する酸化物導電膜と

を接続する第1の配線と

前記第1の配線と同一の付料で機成される前記薄膜トラ ンジスタを運蔽するための途光膜と、

前記第1の配線と同一の特料で構成される前記画素電極 の縁を覆って形成された遮光膜と、

前記薄膜トランジスタのソース領域に接続された第2の 配線と、

前記第2の配線に接続された前記第1の配線と同一の材 料で構成される引き出し配線と、

を有し、

前記第1の配線はチタン膜とアルミニウム膜とチタン膜 との積層構造を有していることを特徴とする半導体装 置。

【請求項4】請求項1乃至請求項3において、

酸化物導電膜として「TOまたはS。O、膜が利用され ることを特徴とする半導体装置。

【請求項5】請求項1乃至請求項3において、チタン膜 の代わりにクロム膜が用いられることを特徴とする半導 体装置。

とアルミニウム膜との論層膜で構成されていることを特 欲とする半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本明細書で開示する発明は アク ティブマトリクス型の表示装置、例えばアクティブマト リクス型の液晶表示装置の構成に関する。

[0002]

【従来の技術】アクティブマトリクス型の液晶表示装置 においては、蘇膜トランジスタが石英墓板またはガラス 59 る。

基板上に集積化された構成を有している。この集積度は 近年ますます高めることが要求されている。一方で液晶 表示装置は、大画面を表示することが要求されるので、 ますます大面積化することが要求されている。このこと は、集論化を増し、同時に小型化が計られるLSI同路

【0003】とのように大面積化が計られる一方で、関 口率を高くする目的から配線の幅を極力細くすることが 求められている。しかし、大面論を有する画素領域に幅 前記酸化物導電膜と薄膜トランジスタのドレイン領域と 10 の細い配線を配置した場合 その抵抗分の影響が問題と なってしまう。

と大きく異なる部分である。

【0004】また、アクティブマトリクス型の波晶表示 袋置においては、各画素に配置される薄膜トランジスタ を進蔽する手段や、各画素電極の縁を覆うブラックマト リクスと称される連蔽手段が必要とされている。一般に この薄膜トランジスタの遮蔽手段やブラックマトリクス は、配線とは別に配置されている。このような構成は、 作製工程の煩雑化を招くことで好ましいことではない。

【0005】また配線の抵抗を低減させる手段として配 前記酸化物學電膜と薄膜トランジスタのドレイン領域と 20 線材料にアルミニウムを利用することが考えられてい る。しかし、アルミニウムは半導体や透明導電膜(一般 にITO等の酸化物導電膜が利用される)との電気的な 接触が不安定になりやすく、信頼性が低いという問題が ある。

[0006]

【発明が解決しようようとする課題】本明細書で開示す る発明は、関口率を高くする構成を作製工程の少ない方 法で得ることを課題とする。また、配線材料によって生 じる接触の不安定性を除去した構成を提供することを課 30 題とする。

[0007]

【課題を解決するための手段】本明細書で開示する発明 の一つは、半導体と酸化物導電膜とを接続する配線を有 し、前記配線はチタン膜とアルミニウム膜とチタン膜と の積層構造を有し、前記チタン膜の一方と半導体とが接 触しており、前記チタン鰻の他方と酸化物導電膜とが接 触していることを特徴とする。

【0008】上記の構成の一例を図2(C)に示す。図 2 (C)には、薄膜トランジスタのドレイン鎖域 1 1 () 【請求項6】請求項3において、第2の配線はチタン膜 40 とITOでなる画素電極114とをチタン膜とアルミニ ウム膜とチタン膜との補層膜でなる配線119で接続し た構成が示されている。

> 【0009】とうような構成にすると、半導体であるド レイン領域110とチタン膜とが接触し、また酸化物で あるIT〇電極114とチタン膜とが接触することにな る。半導体とチタン膜とは電気的に良好な接触を行わす ことができる。アルミニウムと半導体との接触は不安定 になりやすいという問題がある。しかし上記のような様 成とすることによって、その問題を解決することができ

【0010】また、! TOとチタン膜との接触も良好な ものとすることができる。一般にアルミニウムとITO (一般に酸化物導電膜)との接触も不安定になってしま うが、このような構成とすることによって、この問題も

解決することができる。また上記ような効果に加えて、 低低額のアルミニウムを用いることによる効果も同時に 得ることができる。

【①①11】他の発明の構成は、画素電極を構成する酸 化物導電膜と、前記酸化物導電膜と薄膜トランジスタの ドレイン領域とを接続する配線と、前記配線と同一の材 10 料で構成される前記薄膜トランジスタを遮蔽するための 進光膜と、前記配線と同一の材料で構成される前記画業 電極の縁を覆って形成された進光膜と、を有し、前記配 線はチタン膜とアルミニウム膜とチタン膜との積層機造 を有していることを特徴とする。

【0012】上記機成の具体的な例を図2(C)に示 す。図2 (C) には、!TOでなる画素電極114と、 画素電極114と薄膜トランジスタのドレイン領域11 ①とを接続するチタン膜とアルミニウム膜とチタン膜と る材料でもって構成された藤膜トランジスタを遮蔽する 進蔵膜118が示されている。

【0013】また図2 (C) を上方から図3に示すよう に、配線119を構成する材料でもって!TO電便11 4の縁を窺って形成された進蔽膜(ブラックマトリク ス) 301が形成されている。

【0014】上記機成で重要なのは、配線119と遮蔽 膜118とブラックマトリクス301とは同一の多層膜 をパターニングすることによって得られたものであるこ とである。即ち、このような構成とすることによって作 30 製工程を簡略化することができ、作製歩図りの向上や作 製コストの削減することができる。

【0015】本明細書で開示する発明において、電気的 な特性を考えた場合には、チタン膜を用いることが最も 好ましい。しかし、遮蔽膜やブラックマトリクスといっ た光学的な役割を考えた場合は、チタン膜の代わりにク ロム膜を用いることが有用となる。

【0016】また、上記チタン膜やクロム膜仲に数重置 %以下の適当な不絶物を含有させ、その光学特性や電気 特性を制御してもよい。

【①①17】他の発明の構成は、画素電極を構成する酸 化物導電膜と、前記酸化物導電膜と薄膜トランジスタの ドレイン領域とを接続する第1の配線と、前記第1の配 複と同一の材料で構成される前記薄膜トランジスタを遮 一般であるための進光膜と、前記第1の配線と同一の材料で 機成される前記画素管極の縁を覆って形成された進光膜 と、前記薄膜トランジスタのソース領域に接続された第 2の配線と、前記第2の配線に接続された前記第1の配 級と同一の材料で構成される引き出し配線と、を有し、

との積層構造を有していることを特徴とする。 【0018】上記機成の具体的な例を図2(C)に示

す。図2(C)に示す機成においては、第1の配線とし て119で示されるチタン瞭とアルミニウム膜とチタン 膜との領層配線が示されている。また第2の配線として 112で示されるチタン膜とアルミニウム膜との積層配 線が示されている。

[0019]

【作用】図2(C)に示すように配簿119をチタン膜 とアルミニウム膜とチタン膜との補層膜で構成すること により、低抵抗であるというアルミニウム膜を用いる有 用性を得られると同時に、半導体とテタン膜の電気的な 接触性の良好さ、さらには酸化物透明導電膜とチタン膜 との電気的な接触性の良好さを利用することができ、信 類性の高い構成とすることができる。

【0020】またこの配線119を構成する3層膜を用 いて、薄膜トランジスタの進光膜118と画素電極の縁 を覆うブラックマトリクスとソース配線112からの引 き出し配線を形成することができる。このような構成は の債磨膜でなる配線119と、この配線119を構成す 20 作製歩圏りの向上や作製コストの低減を計る上有用なこ ととなる。

[0021]

【実態例】

【実施例1】図1及び図2に本実施例に示すアクティブ マトリクス型の液晶表示装置の作製工程の概要を示す。 まず墓板101であるガラス基板または石英基板上に下 **地膜102として酸化珪素膜101を3000Aの厚さ** に成膜する。この下地膜の成膜方法は、フラズマCVD 法やスパッタ法を用いればよい。

【0022】この酸化珪素膜は、基板中からの不純物の 拡散を抑えたり、基板と半導体膜との間に働く応力を緩 和する機能を有している。基板として石英基板を用いる 場合には、この下地膜となる陽極酸化膜の厚さを厚くし た方が好ましい。これは、頒熱に除して石英基板は詮索 薄膜に比較してほとんど縮まず、半導体膜との間で応力 が生じやすいからである。

【0023】下地膜の成膜を行ったち、後に薄膜トラン ジスタの活性層を構成するための出発膜となる非晶質達 素膜を成膜する。この非晶質壁素膜の厚さは例えば50 40 () Aとする。この非晶質珪素膜の成膜方法は、プラズマ CVD法や減圧熱CVD法を用いればよい。

【0024】得られる薄膜トランジスタの特性が低くて もよいのなら、このまま非晶質珪素膜を用いて薄膜トラ ンジスタを構成する。また高画質な表示を得るのであれ は、この非晶質珪素膜を結晶化して結晶性珪素膜に変成 する。以下において結晶性珪素膜に変成する工程の一例 を示す。

【0025】ここでは、珪素の結晶化を助長する金属元 素を用いて高い結晶性を有する結晶性珪素膜を得る方法 前記第1の配線はチタン鸌とアルミニウム膜とチタン膜 50 を示す。まず得られた非晶質珪素膜の表面に所定の濃度

に調整されたニッケル酢酸塩溶液を塗布する。そしてス ピナーを用いて余分の溶液を吹き飛ばして除去する。こ うして非晶質珪素膜の表面にニッケル元素が接して保持 された状態とする。そして620℃、4時間の加熱処理 を行うことにより、縮晶性珪素膜を得る。

【0026】上記の結晶化方法以外に、レーザー光の照 射による方法、単なる加熱による方法、赤外光等の強光 の照射による方法、それらの方法を組み合わせた方法を 利用することができる。

グすることにより、図1(A)に示すように、ガラス基 板101上に下地膜102が形成され、さらに蘇膜トラ ンジスタの活性層103(島状の半導体層)が形成され た状態を得る。ここでは、活性層103が結晶性珪素膜 で構成されたものとして以下の説明を行う。

【0028】図1(A)に示す状態を得たち、ゲイト絶 縁膜104として機能する酸化珪素膜102をプラスマ CVD法またはスパッタ法で1000Aの厚さに成膜す る。さらにスカンジウムが0.2mt %含まれたアルミニウ ム膜を6000Aの厚さに成膜する。 さらにこれをパタ 20 ーニングしてゲイト電極105を形成する。このゲイト 電極105が1層目の配線となる。

【0029】このゲイト電極をアルミニウムで構成する ことは重要である。図3に示すようにゲイト電板105 はマトリクス状に配置されたゲイト線から延在して構成 されている。従って、その配線抵抗が無視できない場合 は、信号の遅延や動作不良が生じてしまう。特に大面積 化された液晶表示装置においてはこの問題が顕在化す る。よって、本実施例に示すようにゲイト電極およびそ ミニウムで構成することは有用なこととなる。

【0030】ゲイト電極105を形成したら、酒石酸が 3~10%含まれたPH#7のエチレングルコール溶液 を電解溶液とした陽極酸化を行う。この陽極酸化を行う ことで縁密な膜質を有する陽極酸化膜106を2500 Aの厚さに形成する。この陽極酸化膿は、アルミニウム の異常成長やクラックの発生を防ぐといった機能を有し ている。またこの陽極酸化膜は、後の不絶物イオンの注 入工程において、オフセットゲイト領域を形成するため のマスクとして機能する。

【0031】図1(B)に示す状態を得たら、ソース及 びドレイン領域を形成するための不純物イオンの注入を 行う。ここではNチャネル型の薄膜トランジスタを形成 するためにP(リン)イオンの注入をプラズマドーピン グ法でもって行う。

【0032】Pイオンの注入を行うことで、ソース鎖域 107とドレイン領域110とが自己整合的に形成され る。また同時にチャネル形成領域109とオフセットゲ イト領域108とがやはり自己整合的に形成される。 (図1 (C))

【0033】図1(C)に示す不純物イオンの注入が終 了したら、レーザー光の照射を行い、ソース/ドレイン 領域のアニールを行う。即ち、注入されたPイオンの活 性化とPイオンの注入により損傷した領域の結晶性の回 復を行う。

【0034】そして、第1の層間絶繰機111として酸 化珪素膜を5000Aの厚さにプラズマCVD法でもっ て成膜する。そしてソース領域107に達するコンタク トホールの形成を行う。なお層間絶縁膜として酸化珪素 【①①27】そして得られた結晶性珪素膜をパターニン 10 膜を用いると、後に形成される配線のチタン膜と酸化壁 素膜とが反応し、酸化チタンが形成されてしまうことが ある。このような場合は、酸化珪素膜の代わりに窒化珪 素膜を用いることが好ましい。また酸化珪素膜と窒化珪 素膜を用いることが好ましい。(図1(D))

> 【0035】次に図2(A)に示すようにソース領域に コンタクトするソース配線の形成を行う。この配線ソー ス112は、チタン膜とアルミニウム膜との綺層で構成 されている。ここではチタン膜の厚さを500人。アル ミニウム膜の厚さを4000人とする。成膜方法はスパ ッタ注を用いる。なおこのソース配線112が2層目の 配線となる。

【0036】チタン膜を設けるのは、アルミニウムと鋒 素との接触を行わすと両者が反応してしまい接触不良が 生じたり、接触抵抗の経時変化が生じてしまうからであ る。図3に示すようこの配線ソース112から延在して 各画素に配置された薄膜トランジスタのソース領域にコ ンタクトが行われる。

【0037】次に図2 (B) に示すように、第2の層間 絶舞勝113を4000人の厚さに成勝する。この第2 れと同時に形成されるゲイト線を低低統材料であるアル 30 の層間絶縁膜は、プラズマCVD法で成膜される酸化釜 素膜でもって構成される。また後にチタン膜が酸化チタ ン膜に変成しないようにするために、酸化珪素膜の代わ りに室化珪素膜を用いるのでもよい。また酸化珪素膜と 窒化珪素膜との積層膜を用いるのでもよい。また窒化珪 素膜と酸化珪素膜と窒化珪素膜との積層膜を用いるので もない。

> 【0038】次に画素電極となる!T0電極114を形 成する。「TO電極以外には、S。O」を利用すること ができる。ことで重要なのは、画素電極として透明導電 40 膜を用いる必要があるということである。

【0039】そしてコンタクトホール115と116の 形成を行う。115は、ソース線の取り出し電極であ り、周辺回路との接続が行われる配線を形成するための 関口である。また116はドレイン領域と画素電極との コンタクトをとるための開口である。(図2(B)) 【①①40】そして第3層目の配線となる3層膜を成膜 する。この3層膜は、チタン膜とアルミニウム膜とチタ ン膜とで構成される。成膜方法はスパッタ法、または蒸 着法を用いる。そしてこの3層目をパターニングして、

50 (1) 周辺回路とのコンタクトや外部回路とのコンタク

トを取るための配線!17

- (2) 薄膜トランジスタを遮光するための遮光膜 118 (3) 薄膜トランジスタの出力(ソース領域110)を 画素電極114に連結するための配線119
- (4)図2には図示されないブラックマトリクス(図3 の301で図示)を形成する。
- 【0041】アルミニウム膜をチタン膜で挟んだ3箱枠 進とすることで
- ソース領域110とのコンタクトを良好なものとす る。
- ・2層目の配線112とのコンタクトを良好なものとす
- · 【TO電極】14とのコンタクトを良好なものとす る。

といった効果を得ることができる。

【0042】図3に図2に示す構成を上面からみた状態 を示す。図3には、一つの画案を中心として示されてい る。 図3のA-A で切った断面が図2 (C) に示す機 成に相当する。図3には、画素電極114の縁を覆うよ うに配置されているブラックマトリクス301が示され 20 ている。また図3を見れば明らかなように、本実能例に おいては、ブラックマトリクス301と薄膜トランジス タの遮光膜118とはつながった膜でもって構成されて いる。しかしこのブラックマトリクス301と遮光膜1 18とを別々に分離する構成としてもよい。なお、選光 膜118と配線119とをつなげることは、不要な容置 を形成してしまうことになるので好ましくない。

【0043】なお、図3には図2 (C)の117で示さ れる配線は示されていない。この117で示される配線 は、実際には画素領域の端においてソース線112の端 30 の信頼性を高めることができる。 部にコンタクトする構成となる。

【①①4.4】 [実施例2] 本実施例は、実施例1に示す 模成においてゲイト電極の構造を工夫した例に関する。 本実施例においては、ゲイト電極をチタン膜とアルミニ ウム膜とチタン膜との積層で構成したことを特徴とす

【①①45】図4にゲイト電極の作製工程を中心として 示す。図4(A)に示されているのは、酸化珪素膜でな るゲイト電極401上にチタン膜を100A程度の厚さ ニウム膜を5000Aの厚さに成膜し、さらにチタン膜 を100A程度の厚さに成職し、このチタン膜とアルミ ニウム膜とチタン膜との積層膜をゲイト電極の形状にパ ターニングした状態が示されている。

【0046】図4(A)においては、チタン膜402と アルミニウム膜403とチタン膜404とで構成される ゲイト電極が示されている。

【0047】図4(A)に示す状態を得た後、陽極酸化 を行い、ゲイト電極の周囲に縁密な陽極酸化膜405を 形成する。陽極酸化膜の厚さは200人とする。とこで 50 119と同時に形成することができる。またこの配線1

は、チタンとアルミニウムの陽極酸化膜を形成すること になるので、数百A以上の厚さに陽極酸化膜を形成する ことは困難である。(図4 (B))

【①①48】次に第1の層間絶縁膜として窒化珪素膜4 06をプラズマCVD法で4000人の厚さに成職す る。(図4(C))

【0049】さらにゲイト電極にコンタクトするための アルミニウム配線407を形成するためのコンタクトホ ールの形成を行い、ゲイト電極を構成するチタン膜4() 10 4にアルミニウム配線407を形成する。なお、このア ルミニウム配線は、薄膜トランジスタが形成された部分 から離れた周辺回路部分に形成される。

【0050】とのような構成とすると、ゲイト絶縁膜と アルミニウム膜が直接触れることがないので、アルミニ ウムの以上成長部分がゲイト絶縁膜内に侵入したりする ことがないものとすることができる。 そして、ゲイト電 極とゲイト絶縁膜との間における界面特性を良好なもの とすることができる。この結果、薄膜トランジスタの動 作を良好なものとすることができる。

【0051】また、配線407を形成するためのコンタ クトホールの形成において、ゲイト電極上面の陽極酸化 膜へのエッチング工程が容易となる。即ち、アルミニウ ム上に陽極酸化膜が形成されている状態においては、陽 極酸化膜のみを選択的に除去することが困難であるが、 本実施例に示すような構成とすることにより、この問題 を解決することができる。

【0052】本実施例に示す構成を実施例1に示す構成 に組み合わせることにより、得られる装置の作製歩図り や作製コストの削減を実現することができる。また装置

[0053]

【発明の効果】本明細書で開示する発明を利用すること で、配線材料によって生じる接触の不安定性を除去した 模成を得ることができる。

【0054】例えば図2(C)や図3に示すような機成 とすることで以下に示すような効果を得ることができ


(1)ソース線112をアルミニウム膜とチタン膜の荷 層膜とすることで、ソース配線における電圧降下を抑制 に成膜し、さらにスカンジウムを微量に含有するアルミ 40 することができる。この効果は特に大面積の液晶表示接 置において顕著に有用なものとなる。

> (2)ソース線112をアルミ膜とチタン膜の積層膜と することで、ソース配線112とソース鎖域107との 電気的な接続を確実なものとすることができる。

> (3)119で示されるドレイン領域110と画素電極 114とを接続するための配線を構成するための多層膜 を用いて遮光膜118を形成することができる。特にこ の進光膜は新たな工程を付加せずに得ることができる。

> (4) 周辺回路との接続に利用される配線117を配線

(6) **特**爾平9-45927 10 17のソース配線112とのコンタクト及び周辺回路の *103 活性層(島状半導体領域) コンタクトを確実なものとすることができる。 104 ゲイト絶縁膜(酸化珪素膜) (5) 配線119において、ドレイン領域110と17 105 ゲイト電優 (アルミニウム電極) 〇電極114とのコンタクトを確実なものとすることが 106 陽極酸化膜 できる。 107 ソース領域 (6)配線119の形成と同時にブラックマトリクスを 108 オフセットゲイト領域 形成することができる。 109 チャネル形成領域 【0055】とのように、作製工程を特に増やすことな 110 ドレイン領域 しに、多数の役割を有する構成を同時に形成することが 111 層間絶縁膜(1層目の層間絶縁膜) できる。そして、高い特性を有したアクティブマトリク 10 112 ソース配線(チタン膜とアルミニウム ス型の液晶表示装置を低コストで得ることができる。 膜との積層腫) 【図面の簡単な説明】 113 層間絶繰り(2層目の層間絶繰り) 【図1】 アクティブマトリクス回路の作製工程を示 114 回素電板 (| T〇電板) 女。 115 ソース配線へのコンタクト関ロ [図2] アクティブマトリクス回路の作製工程を示 116 ドレイン領域へのコンタウト開口 女。 117 周辺回路への配線 【図3】 画素領域の概要を示す。 118 進蔽膜 【図4】 実施例のゲイト電極の概要を示す。 119 ドレイン領域と画素電極とを接続する 【符号の説明】 配線 101 ガラス基板 20 301 ブラックマトリクス 102 下地膜(酸化珪素膜) [図]] [図2] (A) (A) 111 101 (B) 194 105 (B) 115 -113 (C) 7777 (C) < 117 (D) - 112 1 ! 8 VII 1779 107



【公報道別】特許法算17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成14年10月25日(2002.10.25)

【公開香号】特開平9-45927

【公開日】平成9年2月14日(1997.2.14)

【年通号数】公開特許公報9-460

【出願香号】特願平7-211195

【国際特許分類第7版】

H01L 29/785

21/28 301

21/3205

[FI]

H01L 29/78 612 C

21/28 301 R

21/88

N

【手続緒正書】

【提出日】平成14年7月19日 (2002.7.19)

【手統結正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 半導体装置およびその作製方法

【手続鎖正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【語求項1】ソース領域、ドレイン領域、チャネル形成 領域を有する半導体膜と、前記ソース領域または前記ド レイン領域と電気的に接続する配線と、前記配線と電気 的に接続する画素電極と、前記半導体膜を選光する選光 膜とを有し、前記画素医髄の縁が前記途光膜と重なるこ とを特徴とする半導体装置。

【語求項2】ソース領域、ドレイン領域、チャネル形成 領域を有する半導体膜と、前記ソース領域または前記ドレイン領域と電気的に接続する荷層配線と、前記積層配 級と電気的に接続する画素電極と、前記半導体機を進光 する遮光膜とを有し、前記画素電極の緑が前記遮光膜と 重なることを特徴とする半導体装置。

【記求項3】ソース領域、ドレイン領域、チャネル形成 領域を有する半導体膜と、前記半導体膜上に形成された ゲイト総縁膜と、前記ゲイト絶縁膜上に形成されたゲイ ト電極と、前記ゲイト電極上に形成された煙間絶縁膜 と、前記ソース領域または前記ドレイン領域と電気的に 接続する荷層配線と、前記積層配線と電気的に接続する 國素電極と、前記半導体膜を選光する積層構造でなる選 光膜とを有し、前記荷層配線と積層構造でなる前記選光 腹は前記層間絶縁膜上に接して形成されていることを特 徹とする半導体装置。

【請求項4】請求項2または請求項3に記載の前記箱層 配線はチタン膜とアルミニウム膜とチタン膜との積層で あることを特徴とする半導体装置。

【請求項5】 請求項2または請求項3 に記載の前記補層 配簿はクロム機とアルミニウム膜とクロム膜との債層で あることを特徴とする半準体装置。

【請求項6】<u>請求項3に記載の前記進光膜はチタン膜とアルミニウム機とチタン膜との領層であることを特徴と</u>する半導体装置。

【請求項7】 請求項3 に記載の前記遮光膜はクロム膜と アルミニウム膜とクロム膜との領層であることを特徴と する半導体装置。

【請求項9】<u>請求項8に記載の前記積層膜はチタン膜と</u> アルミニウム機とチタン機との荷煙であることを特徴と

待願平9-45927

<u>する半導体装置の作製方法。</u> 【語求項10】<u>語求項8に記載の前記積</u>層膜はクロム膜 とアルミニウム膜とクロム膜との荷層であることを特徴 とする半導体装置の作製方法。